Микропроцессорные системы

Переключательный тест шин адресов и данных

Перед тем как приступить к выполнению сложных тестов по проверке интегральных узлов, целесообразно проверить работоспособность системных шин. «Переключательный тест» служит для испытания каждой линии шин адресов и данных путем попеременной подачи на линию сигналов высокого и низкого уровня. Этот тест представлен в виде программы 11.1. Он начинается с задания адресов памяти целевой системы (первым из которых является 10101ххххххххххх2), после чего выполняется холостое чтение по адресу AAAAi6, при котором на адресную шину целевой системы подается набор битов с чередующимися единичными и нулевыми значениями. Затем снова производится установка содержимого регистра выбора, в результате которой оказываются выбранными адреса, начинающиеся с 01010ххххххххххх2, после чего выполняется холостое чтение по адресу 5555i6, т. е. по адресу, представляющему собой инверсию предыдущего. Описанная процедура повторяется 256 раз, а затем проводится аналогичный тест шины данных целевой системы.
Описанный тест позволяет оператору проверить с помощью осциллографа или логического пробника, что
— все линии целевой системы являются управляемыми, т. е. ни одна из них не сохраняет постоянного высокого или низкого уровня;
— каждая линия полностью исправна, т. е. соединяет контакт процессорного гнезда с соответствующими выводами всех нужных ИС.
Отсутствие коротких замыканий между линиями также можно проверить с помощью более сложной тестовой программы, подающей на каждую линию сигнал определенной частоты, т. е. специальную последовательность битов. Для выяснения, нет ли замыканий между линиями, в этом случае применяется частотомер или осциллограф.